
Zitat von
Drahti
Die 20ns SRAMs im 68030 Genius und TM machen die Verwendung nur eines einzigen 8Bit Eproms in langsamer Ausführung erst möglich. Sicher hätte man hier auch langsamere Speicher benutzen können, die wären preiswerter gewesen und hätten weniger Platzbedarf gehabt. Es muss also einen Sinn ergeben, genau diese schnellen Chips einzusetzen.
Naja, ich bin auch Informatiker. Und nebenbei mit den Macs aufgewachsen (Solwac allerdings vermutlich auch, nachdem er die Macs als Beispiel hernimmt. (Mein erster Rechner nach meinem 64er Hobby war ein Mac Plus 68000, später die Mac II Serie und auch die frühen Power PCs, beruflich war ich damals im Mac-Service als Techniker). Insofern sage ich mal: "Nicht alles was in der Computerherstellung, auch der Schachcomputerherstellung, so gemacht wurde, war auch wirklich sinnvoll. Und da bilden die Schachcomputer keine Ausnahme, die "Profis" bei Apple waren teilweise auch nicht besser.
Zitieren:
Und den sehe ich im Einsparen von Waitstate Zyklen. Bei 33 und mehr MHz Takt sind 100ns RAMs ohne Waistates nicht ansprechbar, es sei denn man arbeitet mit Tricks wie mehreren Bänken die interleaved angesprochen werden. Dies wäre im Genius Modul vom Platzbedarf her schwierig geworden.
Da gebe ich Dir recht. Sowohl was die 100ns-RAMs betrifft als auch was das eventuelle Tricksen angeht. Allerdings. Zu den Zeiten als diese Prozessoren groß waren wurde bereits mit schnelleren DRAMs gearbeitet. Von den Spezifikationen für einen 68030 mit 25 MHz wurden normalerweise 80ns-RAMs und keine 100er verwendet. Wenn in den Mephistos langsamere verbaut wurden, dann hat man das System eher künstlich gebremst. Als ich damals Mac-Händler war, hatten die 030er ab 25 MHz Takt standardmäßig 80 ns-RAMs eingebaut. Bei Speichererweiterungen habe ich den Kunden damals meist sogar schnellere 70 ns oder 60 ns Speicher verkauft (noch schnellere gab es damals nicht). Es wäre also durchaus möglich gewesen mit schnellerem DRAM zu arbeiten.
Zitieren:
Ich schließe mich Solwac an: die Speicherzugriffe werden beschleunigt
wäre mit dem richtigen DRAM auch gegangen... wenn man natürlich nur die nimmt, die den Mindestanforderungen entsprechen erreicht man natürlich nur wenig. By the way. Hier ist eher der Burst-Modus des 68030 relevant, der entsprechend viel Speicher auf einmal abfragt ohne dass der Prozi jedes byte anfragen muss. Da liefert dann auch das DRAM die Daten schneller als der Prozi sie überhaupt verarbeitet, weswegen ja auch ein entsprechender Prozessorcache vorhanden ist. Auch SRAM liefert die Daten nicht schneller als der Prozessor sie anfrägt. Zwar ist (zumindest symetrisches) SRAM von den Systemzyklen relativ unabhängig, aber nichtsdestotrotz muss der Prozessor die Daten anfragen und auch verarbeiten. Und genau da ist eben das Problem. Er kann es nicht. Bei den heutigen Rechnern würde ich dir allerdings sofort recht geben. Die Speicherbausteine halten mit den Geschwindigkeiten der Prozessoren schon lange nicht mehr mit. Nur ist der Speicherbedarf auch so angestiegen dass man allein aus Kostengründen mit SRAMs nicht mehr arbeiten könnte.
Zitieren:
und das System ist insgesamt platz- wie auch kostenoptimiert.
Eben nicht. SRAM braucht etwa die 4fache Siliziumfläche wie gleichartiger DRAM. Da kann man nun wirklich nicht mehr von "platzoptimiert" reden. Selbst wenn man jetzt noch eine Cachelogik (oder zumindest die bei DRAM erforderlichen Kondensatoren) dazurechnet, wäre der Platzbedarf geringer und kostengünstiger. Der Performanceverlust wäre hingegen bei diesem Prozessortyp wohl eher vernachlässigbar. Inwieweit das dann kostenoptimiert sein soll... Klar, wenn ich Solvacs Rechnung zugrundelege, könnte man das rein theoretisch denken aber...

Zitat von
Solwac
Nun ist aber der Aufwand bei Mac und PC für einige MB Hauptspeicher gedacht und bei einem Schachcomputer bringen die paar Takte pro Knoten beim Speicher für Hash nicht so viel und 256 KB SRAM dürften billiger als 32 KB SRAM plus Cachelogik plus DRAM sein.
Da gebe ich Dir natürlich recht. Die Aussage wird aber dadurch relativiert, dass bei den Mephistos sowieso DRAM verarbeitet wurde, nämlich für den Hash-Speicher. Insofern hat man also bereits SRAM und DRAM vereint. Die Cahchelogik ist jetzt bei den Kosten nicht mehr wirklich das große Problem und eigentlich eher Sache des Prozessors, der ja bereits einen kleinen Cache hat (der auch durchaus ausreichend ist). Daher erschließt sich mir nicht, wo hier die Kosteneinsparung liegen soll.
Gut, mag sein, dass sich die Entwickler bei H&G was dabei gedacht haben, als sie die Dinger so entwickelt haben, wie sie eben jetzt sind. Umsonst macht man so eine Mixtur aus SRAM und DRAM sonst nicht. Ich zweifle nur daran, dass es wirklich so effizient ist, wie man es sich vorgestellt hat.
Der einzig wirklich gute Effekt ist der geringere Energieverbrauch, der bei der Benutzung von SRAM anfällt. Allerdings habe ich meine Zweifel, dass das die Idee der Platinenplanung war...